

## 2017 Analog IC Design Homework 1

1.

```

hw1
.protect
.lib 'cic018.l' TT
.unprotect
.temp 25
.option post
.param vd=1.8 vg=0 vss=0 vsg=0


M1 vdd vg vdd vdd p_18 W=10u L=0.2u m=2
M2 vdd vg vdd vdd p_18 W=20u L=0.2u m=1
M3 vdd vg vdd vdd p_18 W=2u L=2u m=1

Vdd vdd 0 vd
Vss vss 0 vss
Vg vg vss 'vd-vsg'


.dc vsg -1.8 1.8 0.001
.probe DC ctot=par("lx18(M1)")
.probe DC ctot=par("lx18(M2)")
.probe DC ctot=par("lx18(M3)")

.end




```

(a)  $W/L = 10 \cdot 2\mu\text{m}/0.2\mu\text{m}$ ,  $V_G = 0\text{V} \sim 3.6\text{V}$ 

(b)  $W/L = 20\mu\text{m}/0.2\mu\text{m}$ ,  $V_G = 0\text{V} \sim 3.6\text{V}$




compared with (a)




a (綠色)和 b (黃色)的曲線幾乎一致，但在  $V_{sg} < 0$  時，a 略大於 b，在  $V_{sg} > 0$  時，b 略大於 a。是因為 a 為兩個  $W/L=10\mu\text{m}/0.2\mu\text{m}$  的 mos 並聯，等同於 W 放大兩倍，等效於 b ( $W/L=20\mu\text{m}/0.2\mu\text{m}$ )，所以電容值幾乎相同。

(c)  $W/L = 2\mu\text{m}/2\mu\text{m}$ ,  $V_G = 0\text{V} \sim 3.6\text{V}$




compared with (a) and (b)



a (綠色)和 b (黃色)的曲線比 c (藍色)高，可看出 c 的電容比 a 和 b 的電容來的小。

c (紅色)向上平移 13.4f 之後



a 和 b 的曲線和平移後的 c 曲線大致相同。

| Region     | $C_{gb}$         | $C_{gs}$              | $C_{gd}$           | $C_g$                       |
|------------|------------------|-----------------------|--------------------|-----------------------------|
| Cutoff     | $C_{ox}WL_{eff}$ | 0                     | 0                  | $C_{ox}WL_{eff}+2C_oW$      |
| Linear     | 0                | $C_{ox}WL_{eff}/2$    | $C_{ox}WL_{eff}/2$ | $C_{ox}WL_{eff}+2C_oW$      |
| Saturation |                  | $(2/3)C_{ox}WL_{eff}$ | 0                  | $(2/3)C_{ox}WL_{eff}+2C_oW$ |

由上面圖表可得知， $C_g$  與  $WL$  的乘積以及  $W$  的大小呈正相關，a.b 和 c 的  $WL$  乘積相等，但是 a.b 的  $W$  比 c 的  $W$  來的大，所以 a.b 的電容會比 c 大，且相差一定值 13.4f。

2. (a)

```

hw1_2
.protect
.lib 'cic018.l' TT
.unprotect
.temp 25
.option post
.param W=20u L=0.2u vd=1.8 in=0.527

M1 vout vin vss vss n_18 W=10u L=0.2u m=1

vdd vdd 0 vd
vss vss 0 0
vin vin 0 in
Rd vdd vout 15k

.dc in 0 1.8 0.001
.tf v(vout) vin

.end


****      small-signal transfer characteristics
v(vout)/vin = -9.9464
input resistance at vin = 1.000e+20
output resistance at v(vout) = 10.0666k

```

$W=10\mu\text{m}$ ,  $L=0.2\mu\text{m}$ ,  $m=1$ ,

operating point: input DC voltage = 0.527V, output DC voltage = 0.9V,

$|AC\ gain| = 9.9464 > 8$



linear range:

$V_{in}: 508\text{mV} \sim 552\text{mV}, \Delta V_{in} = 44\text{mV}$

$V_{out}: 643\text{mV} \sim 1.08\text{V}, \Delta V_{out} = 437\text{mV}$

(c)


\*\*\*\* small-signal transfer characteristics

|                                   |   |                     |
|-----------------------------------|---|---------------------|
| $v(v_{out})/v_{in}$               | = | -12.5127            |
| input resistance at $v_{in}$      | = | $1.0000\text{e}+20$ |
| output resistance at $v(v_{out})$ | = | 9.0944k             |

$W=10\mu\text{m}, L=0.2\mu\text{m}, m=10,$

operating point: input DC voltage = 0.412V, output DC voltage = 0.9V,

$|AC\ gain| = 12.5127 > 8$



linear range:

$V_{in}$ : 397mV~427mV,  $\Delta V_{in} = 30mV$

$V_{out}$ : 702mV~1.08V,  $\Delta V_{out} = 378mV$

(d)比較兩張圖可以發現 c 的 gain 較 b 的 gain 大，兩者的  $V_{out}$  range 差不多，但是 b 的  $V_{in}$  range 稍寬，而且 b 的 saturation region 也要在  $V_{in}$  夠大時才出現，推測應該是 c 並聯了十個 b，所以 c 的  $W$  比 b 來的寬，因此電容增加，gain 也因此比 b 大，另外因為 c 的  $W$  較大，因此影響了  $(V_{in}-V_{th})$ ，為了維持維持相同的 DC output voltage ( $V_{dd}-I_d \cdot R_d$ )， $V_{in}$  必須變小，所以 c 比 b 早進入 saturation region。還可從圖上看出  $\Delta V_{out}/\Delta V_{in}$  的 c (12.6) > b (9.93)，是因為 gain 變大，所以  $V_{out}/V_{in}$  的曲線斜率變大， $V_{in}$  和  $V_{out}$  的 linear range 也變窄。

3.

```

hw1_3
.proTECT
.lib 'cic018.l' TT
.unprotect
.temp 25
.option post
.param W=20u L=0.2u vd=1.8 in=0.5274 vgs=0 vss=0


M1 vd vg vss vss n_18 W=5u L=0.2u m=1
M2 vd vg vss vss n_18 W=5u L=2u m=1

vdd vdd 0 vd
vss vss 0 0
vin vin 0 in
Rd vdd vout 15k
vg vg vss 'vgs+vss'
vds vd vss 0

.dc vds 0 1.8 0.001 sweep vgs 0 1.8 0.3
.probe dc I(M1)
.probe dc I(M2)


.end

```


(1) Short-channel device:  $W/L = 5\mu\text{m}/0.2\mu\text{m}$ (七條曲線由上至下依序為  $V_{gs} = 1.8, 1.5, 1.2, 0.9, 0.6, 0.3, 0\text{V}$ )

(2) Long-channel device:  $W/L = 5\mu\text{m}/2\mu\text{m}$

(七條曲線由上至下依序為  $V_{GS} = 1.8, 1.5, 1.2, 0.9, 0.6, 0.3, 0\text{V}$ )



紅色為(1)黃色為(2)



由圖中可以看出 short-channel length ( $W/L = 5\mu\text{m}/0.2\mu\text{m}$ ) 的 drain current 大於 long-channel length ( $W/L = 5\mu\text{m}/2\mu\text{m}$ ) 的 drain current，是因為 drain current  $\propto \left(\frac{W}{L}\right)$ ，另外受到 channel length modulation effect 的影響，

channel length 越短，進入 saturation region 時， $I_D/V_{DS}$  curve 的斜率就越大，表示受到 channel length modulation effect 的影響較大，且 short channel 和 ideal drain current 的差值也會較 long channel 來的大。